INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURING METHOD

Patent Number:

JP2001223288

Publication date:

2001-08-17

Inventor(s):

OHASHI TOSHIO

Applicant(s):

YAMAHA CORP

Requested Patent:

JP2001223288

/ ipplication i tambe

Application Number: JP20000029236 20000207

Priority Number(s):

IPC Classification:

H01L23/12; H01L21/301

EC Classification:

Equivalents:

)

Abstract

PROBLEM TO BE SOLVED: To reduce the package size of an IC(integrated circuit) having a chip size package

SOLUTION: A pad electrode 14a being connected with an IC is formed on an insulation film 12 covering the surface of the IC chip region of a semiconductor wafer. A contact hole 22a made in the chip region for protecting the IC chip region of a glass protection board is filled with a conduction plug 26a and a relief groove 24a surrounding the contact hole 22a, a bump electrode 28a connected with the plug 26a, and an adhesion layer 30 of thermoplastic adhesive are provided on the lower surface side. When the electrode 28a is connected with the electrode 14a, the IC is sealed by bonding the wafer and the protection board through the adhesion layer 30 and a bump electrode 32a is formed on the plug 26a. Finally, an IC device comprising an IC chip 10 and a protection chip 20 is separated, by dicing, from a laminate of the wafer and the protection board.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-223288 (P2001-223288A)

(43)公開日 平成13年8月17日(2001.8.17)

(51) Int.Cl.[†]

識別記号

FΙ

テーマコート*(参考)

H01L 23/12 21/301 H01L 23/12

L

21/78

Q

審査請求 未請求 請求項の数6 OL (全 10 頁)

(21)出願番号

特願2000-29236(P2000-29236)

(22) 出顧日

)

平成12年2月7日(2000.2.7)

(71)出題人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72)発明者 大橋 敏雄

静岡県浜松市中沢町10番1号ヤマハ株式会

社内

(74)代理人 100075074


弁理士 伊沢 敏昭

(54) 【発明の名称】 集積回路装置とその製法

(57)【要約】

【課題】 チップ・サイズ・パッケージを有する【C (集積回路)装置において、パッケージサイズの縮小を 可能にする。

【解決手段】 半導体ウェハにおいてICチップ領域の表面を覆う絶縁膜12の上にはICにつながるパッド電極14aを形成する。ガラス等の保護基板においてICチップ領域保護用の保護チップ領域に設けた接続孔22aに導電プラグ26aを埋設すると共に下面側に接続孔22aを取囲む逃がし溝24aと、ブラグ26aに接続されたバンプ電極28aと、熱可塑性接着剤からなる接着層30とを設ける。電極28aを電極14aに接続するのに伴って接続層30でウェハと保護基板とを接着してICを封止した後、プラグ26aの上にバンプ電極32aを形成する。ウェハ乃至保護基板の積層体からICチップ10乃至保護チップ20を含むIC装置をダイシングにより分離する。



12,16a,16b:絶縁膜 14a,14b:パッド電極 18:グリッドライン領域 28a,28b,32a,32b:パンプ電極 22a,22b:遠がし清 26a,26b:導電プラグ

【特許請求の範囲】

)

)

【請求項1】一方の主表面に集積回路が形成されると共 に該集積回路の周辺に該集積回路に接続された複数のバ ッド電極が形成された半導体からなる集積回路チップ Ł.

との集積回路チップの一方の主表面を覆って保護するた めの絶縁性の保護チップであって、前記複数のバッド電 極にそれぞれ対応した複数の接続孔を有すると共に各接 続孔内に導電ブラグが埋設され、前記集積回路チップの ブ電極により対応するパッド電極に接続されると共に該 対向面が前記集積回路チップの一方の主表面に接着層に より接着されることにより前記集積回路チップの一方の 主表面を封止するものとを備え、前記集積回路チップ及 び前記保護チップが実質的に同一の切断形状を有する集 積回路装置。

【請求項2】 前記保護チップにおいて前記集積回路チ ップの一方の主表面に対向する対向面とは反対側の露呈 面には各導電ブラグ毎にその端部に他のバンプ電極を設 けた請求項1記載の集積回路装置。

【請求項3】集積回路チップ領域を有する半導体ウエハ であって該集積回路チップ領域には集積回路が形成され ると共に該集積回路の周辺に該集積回路に接続された複 数のパッド電極が形成されたものを用意する工程と、

前記集積回路チップ領域を覆って保護するための保護チ ップ領域を有する絶縁性の保護基板であって該保護チッ ブ領域には前記複数のバッド電極にそれぞれ対応した複 数の接続孔が形成されると共に各接続孔に導電プラグが 埋設されたものを用意する工程と、

前記集積回路チップ領域内の各パッド電極に対して前記 30 保護チップ領域内の対応する導電ブラグをバンプ電極に より接続するのに伴って前記半導体ウエハと前記保護基 板とを接着層により接着して前記集積回路チップ領域を 封止する工程と、

前記半導体ウエハ乃至前記保護基板の積層体から前記集 積回路チップ領域乃至前記保護チップ領域を含む集積回 路装置を切断により分離する工程とを含む集積回路装置 の製法。

【請求項4】 前記封止する工程の後、前記分離する工 程の前に、前記保護チップ領域内の各導電プラグにおい て対応するバンプ電極を接続した端部とは反対側の端部 に他のバンプ電極を接続する工程を更に含む請求項3記 載の集積回路装置の製法。

【請求項5】 前記保護基板を用意する工程では、前記 保護基板において前記半導体ウエハに接着されるべき主 表面側で各接続孔の周囲に前記接着層の流入を可能にす る逃がし溝を形成する請求項3又は4記載の集積回路装 置の製法。

【請求項6】 前記保護基板を用意する工程では、前記 保護基板において前記半導体ウェハに接着されるべき主 50 して部分4A,4Bに分割される。外装膜4A乃至保護

表面での開口サイズより該主表面とは反対側の主表面で

の開口サイズが大きくなるように各接続孔を形成する請 求項3~5のいずれかに記載の集積回路装置の製法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、チップ・サイズ ・パッケージ (CSP) を有するIC(集積回路)装置 と、ウエハ状態でチップ・サイズ・パッケージングを行 なうIC装置の製法とに関し、特にICチップの一主表 一方の主表面に対向する対向面にて各導電ブラグがバン 10 面に設けたパッド電極とICチップ保護用の保護チップ の接続孔に埋設した導電ブラグとをパンブ電極により接 続すると共にICチップの一主表面に保護チップを接着 層により接着して【Cチップの一主表面を封止し、【C チップ及び保護チップを実質的に同一の切断形状にした ことによりCSPのサイズ縮小を可能にしたものであ る。

[0002]

【従来の技術】従来、ウエハ状態でチップ・サイズ・バ ッケージングを行なうIC装置の製法としては、図22 ~24に示す方法が知られている(例えば、特表平9-511097号公報参照)。

【0003】図22の工程では、ガラス等の絶縁性保護 板1に対してIC内蔵の半導体ウエハをエポキシ層3に より接着した後、半導体ウエハを研削処理により200 μπ程度の厚さまで薄くする。そして、切刻処理及びエ ッチング処理により半導体ウエハを複数の I C チップ 2 A. 2Bに分割する。この後、絶縁外装膜4をエポキシ 層5により保護板3の露出部及びICチップ2A.2B の裏側に接着する。 I Cチップ2A, 2Bのパッド部2 a, 2 b は、I C チップ 2 A, 2 B の端縁より外方に延 長した部分がエポキシ層3及び5の間に挟まれた形とな

【0004】次に、図23の工程では、保護板1及びエ ポキシ層3,5の積層に対してICチップ2A,2Bの 間の部分に切刻処理を施すことにより溝6を形成する。 このとき、保護板1は、ICチップ2A,2Bに対応し て部分1A,1Bに分割され、エポキシ層3は、ICチ ップ2A、2Bに対応して部分3A、3Bに分割され る。また、バッド部2a, 2bの端部が溝6の側壁面に 露呈される。この後、金属積層法により金属接触部(配 線)7a.7bをそれぞれバッド部2a.2bの端部に 接触して保護板1A,1Bの上面に達するように形成す

【0005】この後、図24の工程では、エポキシ層5 及び外装膜4の積層に対してICチップ2A、2Bの間 の部分に切断処理 (ダイシング)を施すことにより溝6 に対応する切断溝8を形成する。との結果、エポキシ層 5は、ICチップ2A, 2Bに対応して部分5A, 5B に分割され、外装膜4は、ICチップ2A. 2Bに対応 10

3

板1Aの積層体を含む第1のIC装置9Aと、外装膜4B乃至保護板1Bの積層体を含む第2のIC装置9Bとが、図23の積層体から分離される。

【0006】他の従来技術としては、図22の工程の後、パッド部2a、2bの各端部を露呈するように図22の積層体に切断処理を施して切断溝8を形成することにより図22の積層体を2つのIC装置に分離し、各IC装置毎にその側面にパッド部(例えば2a)に接触する金属接触部(例えば7a)を形成するものも知られている(例えば、特表平8-503813号公報参照)。【0007】

【発明が解決しようとする課題】上記した従来技術によると、I C チップ2 A を覆う積層(3 A, 1 A)の側部を経由して端子配線7 a を保護板1 A の上面に導出すると共にI C チップ2 A の裏側にエポキシ層5 A 及び外装膜4 A を配置するので、バッケージサイズが1 C チップ2 A のサイズより相当に大きくなり、端子配線長も相当に長くなる。

【0008】また、上記した従来技術によると、工程が複雑になるという問題点がある。すなわち、積層体を複 20 数の I C 装置に分離する前又はした後、溝6の斜面又は溝8の切断面に端子配線を形成するには、金属推積処理(例えばスパッタリング処理)、ホトリソグラフィ及び選択エッチング処理、メッキ処理等が必要である。

【0009】その上、半導体ウエハをICチップ2A, 2Bに分割した後、端子配線を形成するので、外装膜4 をエポキシ層5で接着する処理と、溝6及び/又は溝8 を形成する処理とが必要である。

【0010】この発明の目的は、CSPのサイズを縮小することができる新規な集積回路装置を提供することに 30ある。

【0011】この発明の他の目的は、ウエハ状態でのチップ・サイズ・バッケージングを大幅に簡略化した新規な集積回路装置の製法を提供することにある。

[0012]

)

【課題を解決するための手段】との発明に係る集積回路 装置は、一方の主表面に集積回路が形成されると共に該 集積回路の周辺に該集積回路に接続された複数のバッド 電極が形成された半導体からなる集積回路チップと、こ の集積回路チップの一方の主表面を覆って保護するため の絶縁性の保護チップであって、前記複数のバッド電極 にそれぞれ対応した複数の接続孔を有すると共に各接続 孔内に導電プラグが埋設され、前記集積回路チップの一 方の主表面に対向する対向面にて各導電プラグがバンプ 電極により対応するバッド電極に接続されると共に該対 向面が前記集積回路チップの一方の主表面に接着層によ り接着されることにより前記集積回路チップの一方の主 表面を封止するものとを備え、前記集積回路チップ及び 前記保護チップが実質的に同一の切断形状を有するもの である。 4

【0013】この発明の構成によれば、各バッド電極がバンブ電極及び導電ブラグを介して保護チッブの露呈面側に最短距離で導出されると共に集積回路チップの一方の主表面が保護チップ及び接着層により封止され、集積回路チップ及び保護チッブは、実質的に同一の切断形状を有する。従って、CSPのサイズ縮小が可能となり、端子配線長も短縮することができる。

【0014】この発明の構成において、保護チップの露呈面には、各導電プラグ毎にその端部に他のバンブ電極を設けてもよい。このようにすると、集積回路装置を回路基板等に実装するのが容易となる。

【0015】との発明に係る集積回路装置の製法は、集 積回路チップ領域を有する半導体ウエハであって該集積 回路チップ領域には集積回路が形成されると共に該集積 回路の周辺に該集積回路に接続された複数のバッド電極 が形成されたものを用意する工程と、前記集積回路チッ ブ領域を覆って保護するための保護チップ領域を有する 絶縁性の保護基板であって該保護チップ領域には前記複 数のバッド電極にそれぞれ対応した複数の接続孔が形成 されると共に各接続孔に導電プラグが埋設されたものを 用意する工程と、前記集積回路チップ領域内の各パッド 電極に対して前記保護チップ領域内の対応する導電ブラ グをバンプ電極により接続するのに伴って前記半導体ウ エハと前記保護基板とを接着層により接着して前記集積 回路チップ領域を封止する工程と、前記半導体ウエハ乃 至前記保護基板の積層体から前記集積回路チップ領域乃 至前記保護チップ領域を含む集積回路装置を切断により 分離する工程とを含むものである。

【0016】この発明の製法によれば、接続孔の形成は、周知のホトリソグラフィ及び選択エッチング処理により可能であり、接続孔への導電プラグの埋込み、パンプ電極の形成、接着層の形成等の処理は、例えばスクリーン印刷等の簡単な処理により可能である。また、各導電プラグをパンプ電極により対応するパッド電極に接続する際に半導体ウエハと保護基板とを接着層で接着して封止を行なった後、半導体ウエハ乃至保護基板の積層体を切断して集積回路装置を分離するので、封止処理及び切断処理が各々1工程で済む。従って、工程を大幅に簡略化することができる。

40 【0017】 この発明の製法において、封止する工程の 後、分離する工程の前に、保護チップ領域内の各導電プ ラグには対応するバンプ電極を接続した端部とは反対側 の端部に他のバンプ電極を接続するようにしてもよい。 このようにすると、ウェハ状態でバンプ電極の接続を行 なうことができ、特に複数の集積回路チップ領域が半導 体ウェハに設けられている場合に多数のバンプ電極の一 括形成が可能となる。

【0018】との発明の製法において、保護基板を用意する工程では、保護基板における半導体ウエハに接着さいるべき表面側で各接続孔の周囲に接着層の流入を可能

にする逃がし溝を形成するようにしてもよい。とのよう にすると、半導体ウエハと保護基板とを接着層で接着す る際に均一な接着が可能となる。

【0019】との発明の製法において、保護基板を用意 する工程では、保護基板における半導体ウエハに接着さ れるべき主表面での開口サイズより該主表面とは反対側 の主表面での開口サイズが大きくなるように各接続孔を 形成してもよい。このようにすると、各接続孔に導電べ ーストを埋込んで導電プラグを形成するのが容易にな

[0020]

)

【発明の実施の形態】図1は、この発明の一実施形態に 係るIC装置を示すもので、図1のA-A′線に沿う断 面が図2に示されている。

【0021】図1、2に示される【C装置は、半導体か らなるICチップ10と、CのICチップを覆って保護 するための絶縁性の保護チップ20と、この保護チップ を I Cチップ 1 0 に接着する接着層 3 0 とを含んでい る。

【0022】ICチップ10の一方の主表面には、IC 20 (図示せず) が形成されると共にフィールド絶縁膜等の 絶縁膜12が形成される。絶縁膜12の上には、ICの 周辺にICに接続されたl4a,l4b等の複数のパッ ド電極が形成される。バッド電極としては、ICに接続 されないダミーのパッド電極を設けることで対称的なパ ッド電極配置を実現してもよい。また、狭ピッチに対応 していない実装基板に適用するためには、実装基板に合 わせてバッド電極のビッチを広げて再配置するようにし てもよい。14a, 14b等のパッド電極は、16a, には、対応するパッド電極の中央部を露呈する接続孔が 形成される。

【0023】保護チップ20には、14a, 14b等の 複数のバッド電極にそれぞれ対応した22a, 22b等 の複数の接続孔が設けられる。22a,22b等の接続 孔には、26a, 26b等の導電プラグがそれぞれ埋設 される。保護チップ20においてICチップ10の一方 の主表面に対向する対向面には、22a、22b等の接 続孔をそれぞれ取囲むように24a,24b等のリング の流入を可能にするものである。

【0024】26a、26b等の導電プラグが28a、 28b等のパンプ電極により14a,14b等のパッド 電極にそれぞれ接続されると共に保護チップ20が接着 層30によりICチップ10のIC形成面に接着される ことにより I C チップ I Oの I C 形成面が封止される。 保護チップ20において半導体チップ10に対向する対 向面とは反対側の露呈面には、26a,26b等の導電 プラグにそれぞれ接続された32a、32b等のパンプ 電極が設けられる。実装基板にバンブ電極を設ける場合 50

には、32a等のバンブ電極を省略することもできる。 【0025】 I Cチップ10及び保護チップ20は、1 4a, 14b等パッド電極の枠状配列を取囲むように設 けられたグリッドライン領域18に沿う切断で得られた 実質的に同一の切断形状を有する。ICチップ10を覆 うCSPは、保護チップ20及び接着層30を含むもの で、【Cチップ10と同程度に小サイズである。また、 CSPからは、14a等のパッド電極が28a等のパン プ電極及び26 a 等の導電プラグを介して最短距離で保 10 護チップの露呈面側に導出されるので、端子配線長が短 縮される。

【0026】次に、図3~19を参照して図1,2のI C装置の製法を説明する。

【0027】図3の工程では、例えばシリカガラス、石 英又はポリイミドからなる厚さ100~300μmの保 護基板20Aを用意する。保護基板20Aは、後述の封 止工程において図10に示すように半導体ウエハ10A に重ねられるもので、半導体ウエハ10Aに設けた多数 のICチップ領域にそれぞれ対応した多数の保護チップ 領域が設けられる。各ICチップ領域は、グリッドライ ン領域18により取囲まれている。多数のICチップ領 域のうちの1つのICチップ領域を10aとし、領域1 0 a に対応する保護チップ領域を20 a とする。

[0028]図11には、ICチップ領域10aにおけ る14a,14b等のパッド電極の枠状配列が示されて いる。図11のB-B'線に沿う断面は、図8に示され ている。図12には、ICチップ領域10aに重ねられ る保護チップ領域20aを示してある。

【0029】図3の工程では、ホトリソグラフィ及び選 16b等の保護絶縁膜でそれぞれ覆われ、各保護絶縁膜 30 択エッチング処理により14a,14b等のパッド電極 にそれぞれ対応した22a,22b等の接続孔を保護基 板20Aに形成する。図12には、このときに形成され る接続孔の枠状配列が示されている。図12のC-C' 線に沿う断面が図3の断面に対応する。接続孔22a, 22bの形成状況が図13に一部断面斜視図で示されて いる。ホトリソグラフィ及び選択エッチング処理では、 保護基板20Aの一方の主表面及び他方の主表面にそれ ぞれ接続孔パターンを有するレジスト層を配置した状態 でドライエッチング又はウェットエッチングを行なうこ 状の逃がし溝が設けられる。各逃がし溝は、接着層30 40 とにより22a,22b等の接続孔を形成することがで

> 【0030】22a等の各接続孔は、保護基板20Aの 半導体ウェハ10Aとの対向面からその反対側の露呈面 まで同一サイズ (例えば直径100~300 µm) を有 するように形成してもよいが、との実施形態では、保護 基板20Aの半導体ウエハ10Aとの対向面での開□サ イズより該対向面とは反対側の露呈面での開口サイズが 大きくなるように形成する。図3、13の例では、対向 面での開口サイズを直径100~150μmとした場 合、露呈面での開口サイズを直径150~300 μmと

することができる。このようにすると、図5の工程で導 電プラグを形成するのが容易となる。

【0031】次に、図4の工程では、保護基板20Aの 半導体ウエハ10Aとの対向面において22a,22b 等の接続孔をそれぞれ取囲むように24a,24b等の 逃がし溝をホトリソグラフィ及び選択エッチング処理に より形成する。とのときに形成される逃がし溝24a. 24 bは、図13~16にも示されている。図15, 1 6には、図13、14に示す保護基板20Aが逃がし溝 24 a を右上方に配置するように裏返した状態で示して 10 ある。各逃がし溝は、図8の工程で接着層30の流入を 可能にするためのもので、50~150μmの深さを有 する。また、各逃がし溝の幅(逃がし溝24aについて 示すD) は、一例として50 µmとすることができる。 【0032】次に、図5の工程では、シルクスクリーン

印刷法により銅又は銀を含む導電ペーストを22a, 2 2 b 等の接続孔に充填した後、125~225℃で30 分間のペーク処理を行なうことにより22a, 22b等 の接続孔をそれぞれ埋める26 a, 26 b 等の導電プラ グを形成する。このとき、22a,22b等の接続孔が 下方の開口サイズより上方の開口サイズを大きくして形 成されているので、導電ペーストを簡単且つ確実に充填 することができる。導電プラグ26a,26bの形成状 況は、図14にも示されている。

【0033】次に、図6の工程では、保護基板20Aの 半導体ウエハ10Aとの対向面において26a.26b 等の導電ブラグにそれぞれ接続されるようにハンダから なる28 a, 28 b 等のバンプ電極を形成する。このた めには、シルクスクリーン印刷法又はハンダバンプディ スペンサにより各導電プラグの端部にハンダバンプを盛 30 り付けた後、200℃でペーク処理を行なうことができ る。28a等の各バンプ電極の高さは、30~50µm とすることができる。パンプ電極28a、28bの形成 状況は、図15にも示されている。

【0034】次に、図7の工程では、保護基板20Aの 半導体ウエハ10Aとの対向面において24a,24b 等の逃がし溝で囲まれた領域以外の領域(半導体ウエハ 10AのIC形成部及びグリッドライン領域18に対応 する領域)にシルクスクリーン印刷法により熱可塑性接 着剤からなる接着層30を形成する。接着層30は、印 刷後135~160℃でキュア処理する。接着層30の 形成状況は、図16にも示されている。接着層30の厚 さは、40~60μmとすることができる。なお、接着 層30としては、熱硬化性接着剤からなるものを用いて もよい。

)

【0035】図3~7に関して上記した工程は、半導体 ウエハ10Aに重ねられるべき保護基板20Aを用意す る工程であるが、とのような工程の前又は後あるいはか ような工程に並行して図8、10、11、17に示すよ うな半導体ウエハ10Aが用意される。すなわち、例え 50 0が徐々に流動化し、バンプ電極28aは、接続孔16

ばシリコンからなる半導体ウエハ10Aには、周知の方 法により10a等の各ICチップ領域毎にICが形成さ

れると共に各ICの周辺で絶縁膜12の上には14a, 14 b等の複数のパッド電極が形成される。各パッド電 極は、ハンダバンプとの接続性が良好なアンダーバンプ メタルを最上層として有するものである。

【0036】パッド電極14aは、図8,17に示すよ うに保護絶縁膜16aで覆われ、絶縁膜16aには、パ ッド電極14aの中央部を露呈する接続孔16Hがホト リソグラフィ及び選択エッチング処理により形成され る。パッド電極 1 4 a は、一辺の長さが 1 5 0 μ m の正 方形とすることができ、接続孔16 Hは、一辺の長さが 80~100 µ mの正方形とすることができる。図17 に示したようなパッド電極及び接続孔の配置は、14b 等の他のパッド電極についても同様である。なお、図1

[0037]次に、図8の工程では、図18に示すよう に28a等のバンプ電極を14a等のパッド電極に位置 合せして半導体ウエハ10Aに保護基板20Aを重ね、 保護基板20Aに所定の圧力を加える。保護基板20A として透明性のものを用いると、位置合せが容易であ

1に示したグリッドライン領域18の幅₩は、100μ

血とすることができる。

【0038】との後、上記のような加圧状態において半 導体ウエハ10A乃至保護基板20Aの積層体を真空オ ープンに入れて135~150℃で30分間の熱処理を 行なう。との結果、図8に示すように28a,28b等 のパンプ電極が14a,14b等のパッド電極に接続さ れると共に半導体ウエハ10Aと保護基板20Aとが接 着層30により接着されることにより各ICチップ領域 毎にIC形成面が封止される。

【0039】封止のための熱処理においては、図18に 示すように半導体ウエハ10Aと保護基板20Aとの間 に接着層30の厚さ×逃がし溝24aの開口面積に相当 する体積と逃がし溝24aの体積とを含む空間が存在す る。との空間の圧力が常圧より高くなると、加熱に伴う バンプ電極28a及び接着層30の厚さ減少が妨げられ る。そこで、上記した空間の圧力上昇を防ぐ方策が必要 となる。この実施形態では、上記した空間を予め減圧状 40 態にしてから熱処理を行なうことにより圧力上昇を抑 え、接着層30が逃がし溝24aへ流入するのを可能に

【0040】図19は、封止のための熱処理における真 空オープンの温度変化及び逃がし溝内の圧力変化をそれ ぞれカーブTM及びPRにより示したものである。期間 P. において、逃がし溝24a内の圧力は、オーブン内 を真空引きすることにより常圧から真空に向けて低下す る。このような減圧状態において時刻t。で加熱を開始 すると、期間P₂では、バンプ電極28a及び接着層3

H内に広がると共に接着層30の一部は逃がし溝24a 内に流入する。期間Pzの途中からオーブン内の圧力を 常圧に向けて上昇させると、逃がし溝24a内の圧力も カーブPRに示すように上昇する。期間Pzの終了する 時刻t」は、保護基板20Aの半導体ウエハ10Aとの 対向面が絶縁膜16aの頂部に接触した時点に対応す る。この時点以降は、逃がし溝24a内の圧力が殆ど変 化しない。図8に示すように保護基板20Aの半導体ウ エハ10Aとの対向面が16a, 16b等の絶縁膜の頂 部に接触した状態で熱処理を終了すると、半導体基板 1 0 A と保護基板20 A とを接着層30 により均一に接着 することができる。

【0041】次に、図9の工程では、保護基板20Aの 半導体ウェハ10Aとの対向面とは反対側の露呈面にお いて26a、26b等の導電プラグにそれぞれ接続され るようにハンダからなる32a. 32b等のバンプ電極 を形成する。このためには、シルクスクリーン印刷法又 はハンダバンプディスペンサにより各導電プラグの端部 にハンダバンブを盛り付けた後、250℃でベーク処理 は、100~150μmとすることができる。

【0042】との後、半導体ウエハ10A乃至保護基板 20Aの積層体をグリッドライン領域18に沿ってダイ シングして切断溝34を形成することにより該積層体か ち半導体チップ10乃至保護チップ20を含むIC装置 を分離する。とのとき、図10に示した10a等のIC チップ領域毎に図9に示したものと同様のIC装置が得 られる。

【0043】図3~19に関して上記した製法によれ ば、保護基板20Aを半導体ウエハ10Aとは別の工程 30 続孔を形成する工程を示す断面図である。 で簡単な処理により用意することができる。また、26 a等の各導電プラグを28a等のバンプ電極により14 a等のパッド電極に接続する際に半導体ウエハ10Aと 保護基板20Aとを接着層30で接着してIC形成面を 封止した後、半導体ウエハ10A乃至保護基板20Aの 積層体を切断してIC装置を分離するようにしたので、 封止処理及び切断処理をいずれも1工程で終了させると とができる。従って、工程の簡略化により歩留り向上及 びコスト低減を図ることができる。

【0044】上記した実施形態においては、16a等の 40 る。 絶縁膜に設ける16H等の接続孔は、正方形に限らず、 図20に示すように円形等の形状にしてもよい。

【0045】また、28a等のパンプ電極は、保護基板 20Aに設ける代りに、図21に示すように半導体ウエ ハ10Aにおいて16H等の接続孔を介して14a等の パッド電極に接続されるように設けてもよい。この場 合、封止処理は、図8に関して前述したと同様に行なう ことができる。

【0046】さらに、接着層30は、保護基板20Aに 設ける代りに、半導体ウエハ10Aに設けてもよい。こ 50 【図14】 接続孔に導電プラグを埋設した状態を示す

の場合、封止処理は、図8に関して前述したと同様に行 なうことができる。接着層30を保護基板20A又は半 導体ウエハ10Aに形成する方法としては、シルクスク リーン印刷法に限らず、接着シートを貼付する方法、全 面的に被着した接着層の不要部を選択的に除去する方法 等を用いてもよい。

[0047]

【発明の効果】以上のように、この発明によれば、集積 回路チップの各バッド電極をパンプ電極及び導電プラグ を介して保護チップの露呈面側に最短距離で導出すると 共に集積回路チップの集積回路形成面を保護チップ及び 接着層により封止し、集積回路チップ及び保護チップを 実質的に同一の切断形状としたので、CSPのサイズ縮 小が可能になると共に端子配線長の短縮も可能となり、 超小型の集積回路装置を実現できる効果が得られる。

【0048】また、との発明の製法によれば、保護基板 を半導体ウエハとは別の工程で簡単な処理により用意可 能である。その上、各導電ブラグをパンプ電極により対 応するパッド電極に接続する際に半導体ウエハと保護基 を行なうことができる。32a等の各バンプ電極の高さ 20 板とを接着層で接着して封止を行なった後、半導体ウエ ハ乃至保護基板の積層体を切断して集積回路装置を分離 するようにしたので、封止処理および切断処理が各々1 工程で済む。従って、工程の大幅な簡略化が可能となる 効果が得られる。

【図面の簡単な説明】

との発明の一実施形態に係るIC装置を示す 【図1】 斜視図である。

図1のA-A'線に沿う断面図である。 【図2】

図1のIC装置の製法において保護基板に接 【図3】

図3の工程に続く逃がし溝形成工程を示す断 【図4】 面図である。

【図5】 図4の工程に続く導電プラグ形成工程を示す 断面図である。

【図6】 図5の工程に続く第1のバンプ電極形成工程 を示す断面図である。

図6の工程に続く接着層形成工程を示す断面 【図7】 図である。

図7の工程に続く封止工程を示す断面図であ 【図8】

【図9】 図8の工程に続く第2のバンブ電極形成工程 及びダイシング工程を示す断面図である。

【図10】 半導体ウエハに保護基板を重ねた状態を示 す斜視図である。

ICチップ領域を示す斜視図である。 【図11】

【図12】 図11の1Cチップ領域に重ねられる保護 チップ領域を示す斜視図である。

【図13】 保護基板における接続孔の形成状況を示す 一部断面斜視図である。

)

一部断面斜視図である。

)

【図15】 導電ブラグ上にバンブ電極を形成した状態 を示す一部断面斜視図である。

【図16】 保護基板上に接着層を形成した状態を示す 一部断面斜視図である。

【図17】 半導体ウエハ上に設けたパッド電極の一例 を示す斜視図である。

【図18】 封止処理を行なうために半導体ウエハに保 護基板を重ねた状態を示す断面図である。

と逃がし溝内の圧力変化とを示すグラフである。

【図20】 半導体ウエハ上に設けたパッド電極の他の 例を示す斜視図である。

【図21】 半導体ウエハ上に設けたバンプ電極を示す 斜視図である。

*【図22】 従来のIC装置の製法における接着工程を 示す断面図である。


【図23】 図22の工程に続く溝形成工程及び配線形 成工程を示す断面図である。

【図24】 図23の工程に続くダイシング工程を示す 断面図である。


【符号の説明】

10: I C チップ、10A: 半導体ウエハ、10a: I Cチップ領域、12, 16a, 16b:絶縁膜、14 【図19】 封止処理における真空オーブンの温度変化 10 a, 14b:パッド電極、18:グリッドライン領域、 20:保護チップ、20A:保護基板、20a:保護チ ップ領域、22a, 22b:接続孔、24a, 24b: 逃がし溝、26a, 26b:導電ブラグ、28a, 28 b, 32a, 32b, 36a:バンブ電極。

[図1]




【図2】




12,16a,16b:絶縁膜 14a,14bパッド電極 24a,24b:達がし溝 18:グリッドライン領域 26a,26b:導電プラグ 28a,28b,32a,32b:パンプ電極


[図3]




【図4】




[図5]




【図6】






. ,



.)

[図21]



)

【図24】

